CPOがもたらす電力効率革命
─光電融合技術の世界の現状について教えてください。
現在、データセンターではデータ通信（データコム）の高度化が進み、AI活用の拡大に伴って「データネットワーク」と「AIコンピュータネットワーク」という二重のネットワーク構造が形成されています。数年前まではデータ通信だけでしたが、AIによる計算・検証が加わり、新たなシステム構成へと変化しています。
─製品化することは発表されているのでしょうか？
NVIDIAは、複数のGPUを接続するInfiniBandスイッチやイーサネットスイッチにCPO技術を採用し、この秋から製品化することを発表しています。
CPOの構想を最初に打ち出したのは、MetaとMicrosoftでした。当初の提案は比較的保守的なもので、チップを直接パッケージに載せるのではなく、ソケットを介して小型モジュールをパッケージ基板に取り付ける形でした。この構想は2021年2月に提唱され、現在はOIF（Optical Internetworking Forum）で標準化の議論が進められています。
翌年にはアメリカのベンチャー企業がこの方式を応用し、スイッチパッケージの周囲に小型モジュールを配置した試作品を発表しました。現在では、NTTも展示会で類似の技術を出展しており、一般の目に触れる機会も増えています。
2022年にはアメリカの別の企業からスイッチブレードが発表され、CPUモジュールはIntel製3.2テラモジュール、外部光源はAO（Applied Optoelectronics）やO-Net Communicationsが供給するなど、メーカーやサイズまで具体的に示され展示会にも出展されました。当時は実用化が近いと期待されましたが、この形では製品化には至らず、最終的にはNVIDIAやBroadcomの方式で展開が進むこととなりました。
当初CPOを提唱したMicrosoftは、第1世代のCPOは消費電力がまだ大きいとし、2022年には「10pJ/bit以下が望ましい」と学会で指摘し、第2世代への期待を示しました。そのため、新しい技術の導入が必要とされていました。
モジュール型の開発はトランシーバーメーカーが得意とする領域であるため、私たちは研究対象をNVIDIAに近い「チップレット型パッケージ」に絞ってきました。ロードマップ上でも、モジュール型CPOは残る一方で、次世代は半導体の近くに光チップを配置するチップレット型が主流になると見込まれています。
─チップレットとはどういった技術でしょうか？
従来1枚のチップに集約していたCPUコアやI/O機能を分割して実装する技術です。この方式を有名にしたのはAMDで、7nmのCPUロジックと14/17nmクラスのI/Oチップを組み合わせた設計により、Intelより先に7nm世代のCPUを市場投入できました。こうした成功例が、チップレット技術の有効性を広く知らしめることになったのです。
モノリシックに光を組み込むのは難しいため、I/Oを独立させたチップレットを光化すれば、パッケージに光を実装できるのではないかと考えたのが、この研究の出発点でした。当時は主にBroadcom、Intel，産総研が、パッケージ上にチップを内装するスタイルを進めていました。
Broadcomは小型モジュール方式を採用せず、HBM（High Bandwidth Memory）やGPU、CPUと同様に大規模チップをパッケージへ直接搭載する形を推進しました。光についてもダイチップを載せることで高性能が得られると主張し、この方式は短期間で実用化されました。さらにBroadcomは25Tb/s、51 Tb/s、のCPOスイッチを順次投入し、今年6月には100 Tb/s版を発表するなど、3世代にわたり製品展開を続けています。ただし出荷数については公表されていません。
─日本はどうでしょうか？
日本の取り組みとしては、産総研が中心となり、PETRAによるNEDOプロジェクトでまずシリコンフォトニクスチップの開発に着手し、そこからアイオーコアというベンチャーが誕生しました。当時、産総研が進めていたチップレット型パッケージは先進的すぎて、企業側からはビジネス化が難しいとの声があり、彼らは小型トランシーバーの開発を選択しました。一方で、将来を見据えた研究は産総研に託される形でスタートしたのが始まりでした。
私たちは光電融合パッケージの研究を進めてきましたが、その中で大きな課題と感じたのが実装技術でした。半導体は小型チップを大量に作るため、リードフレームやフリップチップといったパッケージング技術が発達しています。一方で、光通信分野は需要が少なく、月産で数千個，年間でも数万個程度しか生産されません。そのため製造技術が十分に育っておらず、私たちの研究センターでも製造技術を主要テーマのひとつとして重視し取り組んでいます。
光分野では、チップに光ファイバーを直接挿す実装が主流で、現在でも一日30個程度しか処理できない非効率な技術に留まっています。実際に光電変換が行なわれているのはチップ面積のごく一部で、大部分が実装に費やされており、大きな無駄が生じています。半導体の世界では面積がコストに直結するため、無駄な実装は許されず、効率的なファンアウトパッケージなどが使われています。しかし光分野では未だにケーブル接続が必要で、実装技術が未成熟です。このため、小型で効率的かつ量産性の高い新しい実装方法が求められており、その解決策として導波路技術の研究開発が進められています。
