東レエンジニアリングは，ポスト5G情報通信システムで用いる先端半導体や次世代光集積回路の量産に向けて，極薄チップを業界最高水準となるスループットで実装する技術を開発した（ニュースリリース）。
ポスト5G時代の情報通信システムに必要となる先端半導体では，さらなる高性能化，低電力化を実現するために，半導体チップの薄化への要求が高まっている。
半導体チップは，厚み20µm以下になるとハンドリング時の歩留まりが大幅に低下することが課題で，歩留まりを維持しながら量産時に求められるスループットでハンドリングする技術が重要になる。
特に先端半導体の製造技術として期待されている3次元実装技術や，ポスト5G時代の通信技術を支える次世代光集積回路の分野で，極薄チップを高いスループットで実装する技術への要望が高まっている。
同社はこの事業で，高精度レーザー加工位置制御技術と，レーザー転写プロセスに最適化したレーザー光学系を開発した。これらの技術を組み合わせることで，微小なレーザー光を，チップの端部から順に照射することで，極薄チップを高い歩留まりでキャリア基板から剥離し，キャッチ基板に転写する，スキャン方式を開発した。
同社独自のレーザー加工技術を駆使し，レーザー光のスキャンパターンを最適化することで剥離中のチップの姿勢を安定化することを可能にした。その結果，転写位置精度と歩留まり，スループットを業界最高水準でバランスさせた実装技術を実現した。
また，この事業で開発した実証装置は，先端半導体の製造ラインで主流となっている300mmウエハーと，515mm×500mmのパネルサイズに対応しており，さまざまなデバイスへの極薄チップの実装評価が可能だという。
この事業で開発したレーザー転写技術を実証するために，チップサイズ5mm×5mm，厚み10µmの半導体チップを試作し，実証試験によって精度±2µm（3σ）で転写することに成功した。また，転写したチップの外観検査や抗折強度測定によってチップへのダメージを評価し，レーザー転写工程においてチップに有意なダメージがないことを実証した。
また，チップサイズ0.15mm×0.70mm，厚み1µm以下の化合物チップの転写とシリコン基板への接合に成功し，化合物チップの実装プロセスへの適応性を実証した。
同社は，開発したこの技術を活用し，先端半導体の製品化に向けて，さらなる技術の改善と最適化を行ない，半導体メーカーや関連企業，機関とも連携しながら，この技術の実用化に向けた取り組みを進めていくとしている。
