両社は、人工知能（AI）時代のコンピューティングに求められる先進的基板をパターニングするために特別に設計された初のデジタルリソグラフィ装置を共同で市場投入する。
ウシオ電機と米アプライド マテリアルズ（AMAT）は12月13日，パッケージへのチップレットやHIのロードマップを加速するための戦略的パートナーシップの締結を発表した（ニュースリリース）。
AIの活用が急増し，より高機能で大型のチップへのニーズが高まっている。AIのパフォーマンス要件が従来のムーアの法則に沿ったスケーリングを上回るペースで高度化していることから，半導体メーカーは最先端のパッケージに複数のチップレットを実装するHI技術を採用している。
そのような中，半導体業界は，極細配線や優れた電気・機械特性が得られる，例えばガラス基板のような新材料を使った大型のパッケージ基板を求めており，今回の戦略的パートナーシップは，こうした移行を加速させるためのものだとする。
新しいデジタルリソグラフィ技術（DLT）装置は，量産レベルのスループットを実現しながら，先進的基板アプリケーションに求められる線幅2μm以下のパターニングに対応する。
また，ガラスや有機材料製の大型パネルや，ウエハーを含むあらゆる基板上のチップレット設計において，最適な解像線幅を実現することができる。さらに，予想外の基板の反りという課題を解決しながらオーバーレイ精度を実現するために独自設計されている。
すでに量産用の装置が複数の顧客に出荷されており，ガラスその他の最先端パッケージング基板上で2μmのパターニング製造実証が行なわれているという。
今後，両社は共同で研究開発と拡張的なロードマップの定義を行ない，線幅1μm以下の最先端パッケージングに向けて継続的なイノベーションを進める。また，ウシオは製造技術およびカスタマーサポートのインフラを活用してDLTの採用を促進するとしている。
