東芝,64層積層3次元フラッシュメモリを開発

東芝は,3次元フラッシュメモリ「BiCS FLASHTM」の64層積層プロセスを開発し,7月27日から世界で初めてサンプル出荷を順次開始すると発表した(ニュースリリース)。

この製品は,256ギガビット(32ギガバイト)の3ビット/セル(TLC)。回路技術やプロセスを最適化することでチップサイズを小型化し,48層積層プロセスを用いたBiCS FLASHTMと比べて単位面積あたりのメモリ容量を約1.4倍に大容量化した。

また,チップサイズの小型化により1枚のシリコンウエハから生産されるメモリ容量を増やし,ビットあたりのコスト削減を実現した。

データセンター向けエンタープライズSSDやPC向けSSD,スマートフォン,タブレット,メモリカードなどを中心に市場のニーズに合わせて展開していく。

同社では,この製品を2016年7月に竣工した同社四日市工場の新・第2製造棟で,2017年前半より製造する予定。今後,64層積層プロセスを用いた512ギガビット(64ギガバイト)のBiCS FLASHTMの製品化も計画しているという。

2007年に3次元積層構造を用いたフラッシュメモリを世界で初めて公表した同社は,今後も継続して求められるメモリの大容量化,小型化など多様な市場のニーズに応えるためフラッシュメモリの3次元積層構造化を進めていくとしている。

その他関連ニュース

  • 東大,半導体レジストの現像前超高速検査技術を開発 
    東大,半導体レジストの現像前超高速検査技術を開発  2024年09月03日
  • 産総研ら,半導体のプラズマ加工ダメージを定量評価 2024年08月29日
  • 東工大ら,線幅7.6nmの半導体が可能な共重合体開発 2024年08月27日
  • 東大ら,ポリオキソメタレートを近赤外吸収半導体に 2024年08月19日
  • 九州大,EUV光照射と解析評価を実施する会社を設立 2024年07月29日
  • 【現地レポ】横国大,日本の半導体産業をチップレットで巻き返す「SQIEセンター」を設置
    【現地レポ】横国大,日本の半導体産業をチップレットで巻き返す「SQIEセンター」を設置 2024年06月21日
  • 信越化学,半導体パッケージ基板製造装置と工法開発 2024年06月20日
  • 日本電気硝子,ガラスセラミックスコア基板を開発 2024年06月05日