富士通研究所とFujitsu Laboratories of America, Inc.は，次世代サーバのCPU間などのデータ通信において，従来の約2倍となる，世界最高速の毎秒32Gb/sの高速データ伝送が可能な送信回路，損失補償回路，受信回路を開発したと発表した。

送信回路では多チャンネルのデータを1チャンネルに多重化して送信するが，この時，後段になるほどその処理速度は高速になり素子の動作限界に近づく。同社は今回，最も高速に動作しかつ消費電力の大きい最終段の多重化回路（2:1変換回路）を不要とする送信回路を開発した。送信信号は，従来の2値ではなく，3値となるが，従来の受信側の回路機能を利用して特別な回路を追加することなくデータを復元し受信することが可能。そのため従来方式で送信部の速度を限定していた要因が排除され，さらにそれが不要となることで送信回路電力を従来に比べ約30%削減した。

送信部から出力された信号はプリント板配線などの伝送路で品質が劣化する。この現象は伝送路の長距離化と信号の高速化の両方に比例する。したがって同じ距離を伝送させる場合でも高速化するほど信号損失は大きくなる。従来は，高域側で発生する信号減衰を損失補償することでフラットな周波数特性とし，歪を補償していたが，高速伝送に伴い信号帯域がさらに高域まで伸びることで，従来では問題とならなかった低域側の周波数特性の落ち込みが無視できなくなり，歪の補償が十分に行なわれなくなったという。同社は今回，この低域側についても周波数特性をフラット化し，信号損失を補償する回路を開発した。これにより，従来32Gb/sでは実現できなかった80cmの伝送距離でもデータの読み取りが可能な信号波形が得られたという。

受信回路では損失補償回路によって整形された信号から元データを読み取るが，この信号に対して速度（周波数）とタイミング（位相）を同期させて信号をサンプリングし，元のデジタル値を判定する必要がある。従来はデータを取り込むタイミング誤差をタイミング誤差検出部で元データから検出し，タイミング調整回路で同期させることで対応していました。しかしこの手法では信号の高速化に伴いクロックを制御する時間精度も高精度化が必要となり，従来技術では限界レベルに達しているという。そこで同社は，クロックを同期させる代わりに，同期していないクロックで一旦信号をサンプリングし，実際にサンプリングされた二つの信号を元に電圧補間処理することによって，クロックと同期したタイミングでの仮想信号を合成するデータ補間方式（データインターポレーション方式）を開発。これより，高精度な時間軸方向の分解能が要求されるタイミング調整回路が不要となり，今後のさらなる高速化にも対応可能になったとしている。

今回の成果は「国際固体素子回路会議ISSCC 2013（IEEE International Solid-State Circuits Conference 2013）」で発表，今後はサーバを構成するボード間のバックプレーンインターフェースなど，ビックデータを扱う製品分野への適用を進めていくという。