ソニーセミコンダクタソリューションズは，世界初となる2層トランジスタ画素積層型CMOSイメージセンサー技術の開発に成功したと発表した（ニュースリリース）。

積層型CMOSイメージセンサーは，裏面照射型画素が形成された画素チップと信号処理回路が形成されたロジックチップとを重ね合わせた積層構造をとる。

その画素チップには，光を電気信号に変換するフォトダイオードと信号を制御するための画素トランジスタが同じ層に配置されており，限られた領域の中で，如何に飽和信号量を大きくするかが，ダイナミックレンジの広い高画質な撮影を実現するためには重要となる。

積層型CMOSイメージセンサーをさらに進化させた今回の技術は，同社が持つ積層技術を用い，従来同一基板上で形成していたフォトダイオードと画素トランジスタの層を別々の基板に形成し積層した。これにより，それぞれの層を最適化した構造の採用が可能となり，従来比約2倍の飽和信号量を実現したことで，ダイナミックレンジの拡大に寄与するというもの。

さらに，転送ゲート（TRG）以外のリセットトランジスタ（RST），セレクトトランジスタ（SEL），アンプトランジスタ（AMP）などの画素トランジスタをフォトダイオードの無い別の層に形成したことで，アンプトランジスタのサイズの拡大が可能となり，夜景などの暗所撮影時に発生しやすいノイズを大幅に低減させることに成功した。

ダイナミックレンジ拡大とノイズ低減を実現するこの技術により，逆光などの明暗差が大きいシーンでも白飛びや黒つぶれがなく，室内や夜景などの暗いシーンでもノイズの少ない高画質な撮影が可能となる。

同社はこの画素構造について，従来の画素サイズに加え，今後の更なる微細画素においても，画素特性の維持・向上を可能にするものだとしている。