産業技術総合研究所（産総研）は，独自に開発した薄膜トランジスタ（TFT）アレー一括検査技術の測定感度と検査面積を大幅に向上させるとともに，この技術を応用したストレージキャパシターの検査を可能にした（ニュースリリース）。

プリンテッドエレクトロニクスで大面積の高精細ディスプレーを全印刷で製造する技術の開発では，液晶や有機EL素子などの表示素子（フロントプレーン）を載せる前に、バックプレーンの動作を高速に非破壊検査することが求められるが、膨大な数のTFTとストレージキャパシターを短時間で検査することは難しい。

TFTにゲート電圧をかけて，キャリアを蓄積（TFTを駆動）すると，半導体層の光透過率・反射率がごくわずか（1万分の1程度）だけ変化する。今回改良したゲート変調イメージング装置は，アクティブバックプレーンの全てのTFTにゲート電圧をかけた状態（TFTを駆動した状態）と，かけない状態（TFTを停止させた状態）の光学イメージをそれぞれ撮影する。

そして画像演算により両者の差分イメージを求めて微小な変化のイメージ（ゲート変調イメージ）を得る。正常動作するTFTだけがゲート変調イメージに現れるので、TFTの動作不良個所をイメージから一括して特定できるというもの。

今回，ゲート変調イメージの演算とSN比向上のための積算を，毎秒約1ギガバイトのデータ処理速度で光学イメージの撮影と同時に実行できる高速の画像演算装置を新たに開発した。これを高解像度・高フレームレートのCMOSカメラと組み合わせることで，ゲート変調イメージの解像度と単位時間当たりの積算回数を，これまでの11万画素・毎秒15回から415万画素・毎秒45回へと大幅に向上させた。

イメージのSN比は積算回数の平方根に比例するので、単位時間当たりの積算回数の増加により測定感度が向上する。また，大幅な高解像度化により，一括検査できる面積が大幅に増加する。今回，広視野光学系と高輝度LEDを組み合わせることで，一括検査できる面積を従来の1mm角から3cm角に向上させた。これは，画素密度150ppiのバックプレーンの場合，TFT約30,000素子に相当する。

今回開発したゲート変調イメージング装置を用いて，各画素にひとつのTFTとひとつのストレージキャパシターを配置したアクティブバックプレーン（画素密度150ppi，全印刷により製造）の検査を行なったところ，ゲート変調イメージング装置により特定した不良個所は，表示試験により特定したものとよく対応していた。

さらに，ストレージキャパシターの絶縁不良を特定する測定モード（キャパシター欠陥検出モード）により，絶縁不良のキャパシターについても，広い面積範囲を一括検査できた。

研究グループは今後，今回開発したゲート変調イメージング技術を用いた非破壊インライン検査技術により，電子ペーパーなどをターゲットとした印刷製造ラインへの実装に向けた実用化研究に取り組むとしている。