産総研，トンネルトランジスタの高性能化と長寿命の実証に成功

産業技術総合研究所（産総研）の研究グループは，大規模集積回路（LSI）の3次元（3D）積層技術の実現に向けて，新たな多結晶膜形成技術を開発し，N型多結晶ゲルマニウム（Ge）トランジスタの性能を大幅に改善した（ニュースリリース）。

IT機器の情報処理能力のさらなる向上が望まれる一方で，IT機器の超低消費電力化も重要となっている。これまで、LSIの高性能化・低消費電力化はトランジスタの微細化によって実現されてきたが，技術的・経済的に一層の微細化が困難となってきている。

一方，複数のLSIを積層した3Dの集積回路は，微細化技術によらずに，高集積化や高機能化を実現するとともに，配線遅延の低減による省電力化も実現できる。別々に作成したLSIを薄膜化して積層する手法が開発されているが，コストが高く，配線の密度が十分に高められないといった問題がある。そこで，新たな3D積層技術として，CMOS集積回路の配線層中にCMOS回路を連続的に積層し，上下の配線で接続して形成する3D-LSI技術が有望と考えられている。

産総研は，連携研究体グリーン・ナノエレクトロニクスセンター（GNC）において，LSIの低消費電力化と高性能化の両立を目指し，多結晶Geを用いたP型およびN型MOSFETに関する研究開発を行なってきたが，今回，新規な製造工程の導入により，N型多結晶Geトランジスタのさらなる性能向上を実現した。

トランジスタを形成する多結晶Ge膜は，Si基板上に熱酸化膜（SiO₂）を形成し，その上に，スパッタリング法によって非晶質のGe膜を堆積し，フラッシュランプ・アニール（FLA）法による熱処理によって結晶化させて形成している。

この多結晶Ge膜を用いてトランジスタを形成した場合，熱処理以降のプロセス温度は最高350℃であり，下地に銅配線を含む集積回路があっても，ダメージを与えずにすむ。試作したトランジスタは，フィン形状をもつ無接合型トランジスタ構造。無接合型のN型トランジスタは，チャネルとソース・ドレイン部をすべてN型とする必要がある。

ところが，多結晶Geは通常はP型であるので，今回，多結晶Ge層を，品質を保ちながらN型化するために，結晶化のための第一のFLA法による熱処理後に，N型不純物（リン）を注入し，この不純物を活性化するため再度FLA法による熱処理を行なった。この2段階FLA法によって高品質なN型多結晶Ge膜が作製できた。

この方法で作製した多結晶Ge膜の品質を表すホール効果移動度は，N型（電子）とP型（正孔）のどちらの多結晶Ge膜も，単結晶Siを上回った。これは，今回開発した方法による多結晶Ge膜を用いて単結晶Siを超える性能を持つトランジスタを実現できることを示している。

このように作製したN型多結晶Ge膜をフィン形状に加工し，さらにソースとドレインとの接合領域にニッケルとゲルマニウムの合金（NiGe合金）を形成することで無接合型のN型多結晶Geトランジスタ（ゲート長70 nm）を作製した。

1Vの動作電圧でのドレイン電流値は約120µA/µmに迫り，従来の約10倍もの値が得られた。これは，ほぼ同サイズの多結晶SiのN型MOSFETと同等。2段階FLA法により不純物の活性化率が従来よりも向上し，寄生抵抗が低減したことが要因と考えられるという。

今回開発した技術により，これまで多結晶Geトランジスタにおいて集積回路動作のボトルネックと考えられていたN型トランジスタの動作速度が，著しく改善された。多結晶Geトランジスタと比較される多結晶Siトランジスタは，一般に単結晶Siトランジスタに比べて性能が劣る。

すでに，P型の多結晶Geトランジスタの性能は多結晶Siトランジスタの性能を超えて単結晶Siトランジスタの性能に匹敵していることから，研究グループは多結晶Geによる高性能CMOS集積回路の3D-LSIの実現に大きく前進したとしている。

今後は，多結晶GeのP型トランジスタとN型トランジスタを組み合わせた集積回路を絶縁膜上に形成し，回路動作の実証を目指す。そして，多結晶Geを積層した3D-LSIの実現による，LSIの大幅な小型化と高機能化，低消費電力化を目指すとしている。