産業技術総合研究所（産総研）ナノエレクトロニクス研究部門 3D 集積システムグループ主任研究員の菊地克弥氏らの研究グループとアリーナは，0.1 ㎜間隔の狭間隔部品実装技術を，インターポーザー内層部に応用して0.4 mm×0.2 mmサイズのキャパシターを高密度に実装し，超広周波数帯域で超低インピーダンスの電源ネットワークをもつ高性能な部品内蔵インターポーザーを開発した。

低消費電力で高速動作するLSIを実装するインターポーザーでは，電源ネットワークを高周波帯域まで超低インピーダンス化し，電源ノイズの発生を抑制する必要がある。電源ネットワークのインピーダンスは，供給電圧と供給電流，最大リップル電圧の許容値から想定される値以下にする必要があるが，三次元積層集積LSIでは，10 Gb/s以上の高速信号伝送に対応するため，部品内蔵インターポーザーを含めた電源ネットワークのインピーダンスを，直流（0 Hz）から10 GHz以上の広い周波数帯域で，0.1 Ω以下にすることが求められている。この低いインピーダンスを実現するため，インターポーザーにこれまで以上の高密度でキャパシタを実装する必要があった。

研究グループは，産総研の保有する評価システムを用いて，今回開発した部品内蔵インターポーザーとシリコンインターポーザーについて，10 Hzから10GHzの広い周波数帯域の電源ネットワークのインピーダンスを測定した。その結果，今回開発した部品内蔵インターポーザーがシリコンインターポーザーと同様に大幅に低いインピーダンスになることがわかった。製造コストや製品信頼性の観点からも，シリコンインターポーザーに対して十分な競争力を持つと考えられるという。

研究グループでは今後，携帯端末機器メーカや高性能半導体メーカといった川下企業との連携を進め，高密度な部品内蔵インターポーザーを用いたプロトタイプ機の開発を行ない，実用レベルの応用技術開発を推し進めるとしている。

詳しくは産総研 研究成果へ。