キヤノンは，4台の半導体製造用ナノインプリント装置をクラスター化したシステムを2016年にも量産することを，第62回応用物理学会春季学術講演会（講演番号12ｐ-C3-4）で明らかにした。
同社は，2004年から解像力10nm台の高度な微細加工を実現するナノインプリント技術の研究を続け，2014年4月には米国ナノインプリント装置メーカのモレキュラーインプリントを完全子会社化するなど，半導体製造用ナノインプリント装置の開発に注力してきた。
開発しているナノインプリント装置は，JET and Flash技術（J-FIL方式と呼んでいる）を採用したもので，マスクをウェハに塗布されたレジスト（UV硬化樹脂）に直接押し付けることで，マスクに掘り込まれた回路パターンを転写する。
装置は「FPA-1100NZ2」として製品化を進めており，「大型な光学系が不要なので，自社のi線ステッパよりも一回りサイズが小さい」とコンパクトになるため，従来の露光装置に比べて設置面積でのアドバンテージを強調した。
製品化にあたっては，これまで半導体製造用としては課題とされてきたディフェクト（2012年時点：1200pcs/cm2→2014年時点：9pcs/cm2），パーティクル（同：100pcs/wafer→同：0.01pcs/wafer），オーバレイ（同：32.0→同：4.8nm），スループット（同：6wph→同：40wph）とそれぞれ改善し，性能を向上させた。実証実験ではライン＆スペースパターンで線幅11nmまでを，ホールパターンでは同10nmまでの解像に成功しているという。
2016年にも量産開始するというクラスター装置は，スループットが60wph，オーバレイが6.0nm，ディフェクトが1.0DD，CDが1.3nm，フットプリントが30m2，消費電力が90kWの仕様になるもようだ。同社によると，当初はメモリ生産向けの導入を狙い，その後，DRAM，ロジックデバイスへと販売展開していくとしている。
