富士通研究所は，スパコンを利用して従来比3倍となる3,000原子規模のナノデバイスにおける電気特性シミュレーションに成功した。ナノスケールの世界では，原子のわずかな配置の違いがデバイスの電気特性に大きく影響するため，原子レベルから物質の性質を正確に計算できる「第一原理計算」手法が必要だが，この手法は計算量が膨大なことから，これまで1,000原子規模にとどまっていた。

今回，計算精度を保ちながら計算に利用するメモリ量を従来の約4分の1に削減する計算手法と，スパコンを活用した大規模並列化技術により，3,000原子規模への適用を可能にした。

電気特性シミュレーションでは，電気の流れを表すために基底関数の組を用いる。通常，基底関数の数が増えると計算結果の得られる電流値は正しい値に近づいていくが，一方で使用する計算メモリ量が増加する。今回同社は，計算精度を保持しながら，計算メモリを約4分の1，計算時間を約25分の1に削減できる基底関数の組を発見した。これにより，利用メモリを汎用スパコンの許容メモリ以下にすることができ，3,000原子規模のナノデバイスの電気特性を約20時間で予測することが可能になった。

これにより、ナノデバイスの部分単体でなく部分間の相互作用を含んだ電気特性が予測でき，ナノデバイスの早期実用化に貢献することが期待される。なお，このシミュレーションには，北陸先端科学技術大学院大学および計算科学物質イニシアチブが開発した大規模並列化技術が利用された。

くわしくはこちら。