東芝は，SoCに搭載されるMask-Read-Only-Memory（MROM）ビットセルに2bit/cell多値構造を適応することで，セルサイズを増加させずにセル電流特性を向上させ，さらに，製造バラツキによるセル特性の変動を抑制し，高速動作が可能となるMROMマクロを世界で初めて開発した。

従来のMROMビットセルは，微細化が進むほどセルトランジスタのチャネル領域が狭くなるため，製造ばらつきが大きくなりセルトランジスタの特性が悪化する。このため，40nm世代以降ではアクセスタイムは微細化に伴って改善しないだけでなく，前世代に比べ遅くなる。セル特性を改善するためには，トランジスタを拡大，すなわちセル面積を拡大しチャネル領域を確保する必要があり，この相反する課題の解決が求めら れていた。

そこで東芝は、MROMビットセルに多値構造（2bit/cell構造）を採用し，従来構造の2倍の面積を使用して2bit/cellを構成することで課題を克服した。2倍の面積に一つのセルトランジスタを形成することで，セルトランジスタのチャネル幅を3倍に拡大することが可能となる。したがって，面積当たりの記憶容量値を変えずに，セル特性を3倍に向上させ，バラツキによる影響を42%縮小させることが可能となる。

東芝はこの2bit/cell多値構造セルを用いたMROMマクロの40nm世代での開発を完了しており，デジタル機器向けを中心と したSoCに搭載し，来年の出荷を目指す。

詳しくはこちら。